高采样频率弹载加速度测试系统的设计

刘海涛，裴东兴，范锦彪，王燕

（中北大学 仪器科学与动态测试教育部重点实验室，山西 太原 030051）

0 引言

在智能仪器仪表设计中，大多数传感器信号是模拟信号，在不同的采样频率要求下仪器需要不同采样频率的A/D转换器来进行模拟量的采集，尤其是在某些恶劣的测试环境下。针对在某些测试条件下需要高采样频率的要求，设计了基于一款可实现高采样频率的AD转换芯片（AD9235），由CPLD[1]控制该AD转换芯片进行模数转换及数据的存储的弹载加速度测试系统，其采样频率可高达2MHz，且体积小，功耗低，耐高过载，并成功测得了加速度数据。

1 AD芯片

采用AD9235作为模数转换芯片。AD9235的状态控制引脚：

（1）MODE：数据格式和时钟负载稳定器(dc)模式的选择；

（2）VREF:参考电压输出端；

（3）SENSE:参考模式选择；

（4）CLK:时钟输入端。在时钟的上升沿开始转换。

本系统采用AD9235的数据格式为二进制补码格式，时钟负载稳定器可用，即MODE端电压为2/3AVDD。参考模式选择可编程参考模式，即SENSE端电压为VREF=0.5*(1+R2/R1),使R2=R1,VREF=1V,差分输入峰峰值为2V(-1V至+1V)。图1所示为AD9235的硬件连接图。

图1 AD9235硬件电路图

2 弹载加速度测试系统的总体设计

在动态参数的存储测试领域，测试系统要随被测体一起运动，要求测试系统具有体积小、功耗低以及抗高过载等特点。高速数据采集弹载测试系统也要求具有以上特点，存储容量为256M，负延迟为128K，采样频率为2MHz，测试系统装置如图2所示。该弹载加速度测试系统用一路信号连续采样，铁电存储器一次存储，装置断线上电触发等原理进行设计。整个系统包括：信号采集(加速度信号)、信号处理(放大、滤波、A/D转换、数据存储)、系统控制(时序控制、电源管理) 3部分。系统原理框图如图2所示。

图2 弹载测试系统原理框图

信号适配电路电路主要有两个单元，即放大单元，滤波单元。放大单元主要起放大作用，选用低功耗仪表放大器INA122[4]，电路如图3所示。

图3 INA122放大电路图

电路计算公式如下：Vo=Vref+(VIN+ - VIN-)*G。G值的选择如表1所示。式中Vo为电压输出端，Vref为基准电压，VIN+、VIN-为差分输入端，G为放大倍数。滤波单元主要起低通滤波作用，选用是高性能低功耗可轨到轨运放OPA2340，设计了低通滤波器对放大信号进行低通滤波处理。如图4所示，该低通滤波器截止频率为28K,品质因数Q=1,放大倍数为1.6。

表1 放大倍数选择

图4 低通滤波放大电路图

通过发射装置给出测试系统接通电源命令，即上电操作。中心控制器控制电源模块接通电源，电路模块开始工作。适配电路将加速度信号送入A/D转换器，转换为数字信号，并不断写入非易失性铁电存储器；当记录完规定的时间后，中心控制器电源管理部分控制系统停止记录，系统进入低功耗模式。这样铁电存储器就依次记录了被测加速度信号，完成了一次存储测试过程。工作过程中，通过中心控制器内部的时序控制提供A/D转换器、存储器、地址发生器所需要的所有时序控制信号，负责协调整个系统的数据读、写操作。并给采样时间控制部分提供计数时钟。通过系统电源管理负责整个系统的上电、下电及省电模式的设定。

3 软件设计

以VHDL语言设计中心控制器CPLD的控制逻辑。逻辑流程图如图5所示。测试仪上电初始化以后即开始循环采样，当系统感受到超过预设值的加速度信号，给出触发信号“TRI”之后，开始记录触发后转换次数，记满128K后，系统进入低功耗模式，等待计算机发读数指令将数据读出[5]。

AD9235的工作时序简单，只需CPLD给其提供频率为2MHz的时钟，AD9235就能以2MHz的采用频率实现模数转换。采用VHDL语言在Xilinx公司开发的Project Navigator软件中实现CPLD对AD9235所需采样时钟的输出。如图6所示，CLK为外部晶振提供的时钟，其频率为8MHz，CLK8m2m为采用VHDL语言描述的1/4分频器，频率为8MHz的时钟CLK经分频后变为频率为2MHz的时钟COVST输出给AD9235。COVST即为AD9235的采样时钟[6-8]。

图5 逻辑流程图

图6 CPLD内部AD9235采样时钟输出电路图

4 实验验证

采用环氧树脂真空灌封技术对所设计的加速度存储测试系统进行抗冲击处理，将弹载加速度测试装置安装在弹体中，通过空气炮装置推动弹体在空气炮膛内做加速运动，成功测得了弹体在空气炮膛内的加速度信号，如图7所示。膛内加速度最大值为9110g,历经时间为59ms。采用MATLAB软件将加速度信号曲线积分得到速度曲线，如图8所示。速度最大值为401m/s，即弹体出膛的速度。与现场采用光测速的方法测得的弹体出膛的速度（402m/s）吻合得很好。验证了设计方案的可行性，同时验证了所设计的采样频率为2MHz的高采样频率弹载加速度测试系统的可靠性。

图7 空气炮膛内加速度曲线

图8 膛内速度曲线

5 总结

采用存储测试技术，以可编程逻辑器件CPLD为核心，控制一款可实现高采样频率的AD转换芯片（AD9235），组成了一种高可靠、高采样频率、高精度加速度测试系统。并通过实验验证了系统的可靠性。

[1]于长胜，周永勤．基于CPLD的高速采集系统设计[J]．应用科技，2006，33(4)：13-15．

[2]祖静, 申湘南, 张文栋. 存储测试技术[J]. 测试技术学报,1994(2) : 28-34.

[3]祖静，申湘南．当前动态测试技术的若干发展[J]．测试技术学报，1996(10)：1-6.

[4]杨振江,马武装.微功耗仪用放大器INAl22及其应用[J].电子科技，1999(4):47-50.

[5]朱仕永,祖静,范锦彪. 基于CPLD的弹载加速度存储测试仪[J].探测与控制,2009,31(3):43-50.

[6]潘松,王国栋. VHDL 实用教程[M]. 成都:电子科技大学出版社,2000.

[7]徐志军，徐光辉．CPLD / FPGA的开发与应用[M]．北京：电子工业出版社，2002．

[8]祝银灿．卢佩，付连昆．CPLD在过程监控系统数据采集控制中的应用[J]．测控技术，2004(10)：28-32．