大规模集成电路测试程序质量控制方法研究

孙宇，唐锐，王小强

（工业和信息化部电子第五研究所，广东 广州 510610）

0 引言

集成电路测试技术伴随着集成电路的飞速发展而发展，对促进集成电路的进步和广泛应用作出了巨大的贡献。集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出响应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量和分析失效，以及指导应用的重要手段。集成电路测试技术是对集成电路进行设计验证和批产把关的重要环节。对集成电路进行测试不仅能够判断被测产品是否合格，而且还能够发现有关制造过程的有用信息及设计过程中的薄弱环节，对于优化设计过程，提高产品的质量具有重要的意义。随着集成电路产业的进一步发展，集成电路测试将扮演着越来越重要的角色。然而，由于集成电路测试程序的测试结果容易受到多环节、多方面不确定的因素的影响，因而，对集成电路测试程序自身的质量控制方法进行研究就显得尤为重要。

为了保证开发的大规模集成电路测试程序的测试质量，电子五所在其内部开展了对大规模集成电路测试程序的评审工作。并在编程任务完成之后，将开发的评审程序应用到了实践中，对8款不同的集成电路的测试程序进行了评审，从而保证了测试程序的质量，提高了测试结果的准确性。

1 大规模集成电路测试开发的过程

a）测试计划制定阶段

根据产品的特点，选取自动化测试设备（ATE： Automatic Test Equipment）， 并根据被测设备 （DUT：Device Under Test）的类型、频率、功耗和引脚数等信息，合理地配置数字通道、模拟选件，以及射频 （RF）能力等测试设备资源，制定详细的测试计划。

b）设计阶段

根据DUT的封装形式，选购或定制测试座（socket或contactor），并设计DUT到 ATE的硬件接口，实现测试信号的连通。

c）测试程序开发阶段

城南污水厂工程是一种水厂＋管网同步施工、开放式的团队作业项目，交叉作业环节多，地下、地上、高空环境复杂、隐患多，人、机、环境三者高度统一，才能保证安全生产。

在加工测试接口板或测试探卡的同时，开发测试程序，包括生成测试信道配置 （pin）文件、编写信号电平 （level）文件、优化和转换测试向量（timing&vector）、模拟信号测试编程，以及离线（offline） 调试等。

d）技术支持阶段

由芯片设计人员配合，进行测试程序的在线（online）调试，并根据实际测试的结果提出产品的改进意见。

图1 大规模集成电路测试开发过程

e）生产转换阶段

主要进行量产测试程序的优化和自动送料器（handler）的配置，尽量地提高测试效率，缩短芯片的测试时间。

集成电路测试开发的复杂性导致了其测试开发的结果极易受多环节、多方面不确定的因素的影响，从而影响到测试结果的准确性；另一方面，一旦测试程序固化，则其测试过程将具有可复制性。

2 测试程序质量控制方法

2.1 测试程序设计过程中常见的问题

在电子设计自动化 （EDA：Electronic Design Automation）软件工具和半导体制造工艺飞速发展的推动下，集成电路的功能变得更加复杂了，对集成电路进行测试的难度也愈来愈大了，因而，其对测试软硬件的要求也变得越来越高了。业界人员研究表明，集成电路测试开发过程中的问题主要体现在以下4个方面。

a） 系统级芯片 （SoC：System on a Chip） 的测试程序编程错误，例如：测试条件设置不正确和计算方法错误等，这些都是致命性的错误，将直接影响到对芯片质量的判定。对相关器件特性的了解程度以及对相关测试标准的理解能力都会影响到集成电路测试程序的质量，因为两者最终都将以测试代码的表现形式在测试程序中体现并在测试结果中表征出来。

b）SoC测试向量所测试的功能不全或者测试系统的鲁棒性不够好，从而使得芯片被置于竞争状态，或者没有完全被初始化。

c）测试机硬件出现故障，比如：测试机校准不到位和测试硬件存在缺陷，测试硬件选择错误及测试硬件的测试精度指标达不到测试的要求等。

d）测试夹具设计存在缺陷，例如：测试夹具对温度敏感 （将造成电流变化）、测试夹具的阻抗不匹配 （将会导致信号过冲），以及在测试夹具中大量地使用了飞线（将会导致测试信号不稳定）等。

2.2 影响测试程序质量的因素

大规模集成电路的测试程序的开发是基于相应硬件机台的测试软件的二次开发过程，其质量受测试硬件及测试软件的适用性的影响，其中包括：测试机台选取的适用性、测试板设计的合理性、测试代码的正确性和功能向量的完备性[3-4]。

a）测试机台选取的适用性

大规模集成电路的测试系统虽然具有一定的通用性，但受限于成本和性能的需求差异，并不存在能够适用于对所有的集成电路进行测试的机台。由于大规模集成电路的测试系统软硬件具有可重配性，因此，即便是相同型号、相同架构的测试系统在最高测试速率、数字通道数和电源通道数等方面的性能也不相同。以泰瑞达J 750机台为例，其经济型价构的配置主要用于对最高数据传输速率为400 Mbps、最高管脚数为512个的消费类集成电路进行测试。而针对传输速率高达1.65 Gbps的视频编解码芯片，很显然，泰瑞达J 750机台并不能满足其测试需求。因此，选择精度和性能都适合的测试机台对芯片测试结果的准确性至关重要。

b）测试板设计的合理性

测试板设计的好坏及使用的测试插座的质量将直接影响到芯片的测试结果。信号完整性在低频测试时并不会表现出其重要性，但其潜在的影响会在高速信号测试时突显出来，并直接影响到器件的性能测试的结果，最严重时则可能会导致器件测试结果的误判，从而影响到鉴定检验结果的准确性。

c） 测 试 代 码的正确性

大规模集成电路测试程序的编写主要是依据测试机台所提供的集成开发环境进行的二次代码编写。它可以将测试条件、测试方法和测试判据以代码的形式体现出来，通过软件编译控制硬件量测，从而完成对芯片的测试。因此，代码的正确性将直接影响到芯片的测试质量。

集成电路测试程序的主体通常是以可视化的流程图的形式体现出来的。每一个参数测试项以一个测试子集的形式存在，而若干个测试子集则构成了芯片测试流程图。图2是基于93000测试系统开发的某款芯片的测试流程图。当选中了某个测试子集时，在其右边区域会对应地显示出当前测试参数所选择的交直流约束条件、向量激励文件。对应的黄窗口则定义了进行测试管脚数的设定、直流设置条件，参数测量方式及判据[4]。

因此，在对测试代码进行评审的过程中，将主要根据测试子集中规定的约束条件及判据来制定评审方法，而其详细规范所规定的测试条件、判据和相关测试方法则是评审的重要依据。

d）测试向量的完备性

图2 集成电路测试程序主体

如何确保芯片声称的功能模块都能在实际测试中被覆盖到，这是集成电路设计人员和测试开发人员所共同致力的方向，也是用户在使用整机时所关心的问题。对于简单的互补全高氧化物半导体（CMOS： Complementary Metal-Oxide-Semicanductor Transistor）器件，其测试向量可以通过手工编写的方式生成。而对于大规模集成电路，其测试向量的生成则必须依赖于设计所提供的仿真文件。在实际执行的时候发现，功能测试向量的生成有时存在随意性，仅仅是为了满足测试标准中对交直流参数的规定，然而，至于其完备性如何却无法证明。大规模集成电路的功能验证非常复杂，对测试向量的完备性进行评价，可以通过对基于不同故障测试类型的向量类型进行细化研究的方式来进行。集成电路故障测试的类型主要包括4种，即：内建自测试（MBIST： Memory Built In Serf Test）、 边界扫描测试 （BST：Boundary Scan Test）、 扫描链测试（Scan-chain Test） 和功能测试 （FCT：Functional Test）。不同的故障类型将采用不同的测试方法，例如：测试片上静态随机存储器 （SRAM：Static Random Access Memory）的故障时，主要采用MBIST；测试系统PAD的故障时，主要采用BST；测试随机逻辑的故障时，采用扫描链测试；测试特殊IP的故障时，则会采用基于总线的功能测试方法。而不同的测试方法中所用到的测试向量也会不同，由于上述4种测试方法中的测试向量均需设计方提供，因此，在研究中除了需要考虑无失真向量的转换外，还需要从器件的功能模块、详细规范中声称的器件所具有的性能来评价设计方提供的向量的完备性。

2.3 测试程序评审

根据上述影响大规模集成电路测试程序的质量的因素和可采用的保证大规模集成电路测试程序的质量的有效措施，从中析取出大规模集成电路测试程序评审要素，从大规模集成电路的测试设备、测试电路板的适用性、测试向量对芯片功能的覆盖性、大规模集成电路交直流参数测试条件与输出判据的符合性等方面对大规模集成电路的测试程度进行评审。测试程序评审流程如图3所示，主要过程如下所述。

a）首先，对相关文件进行评审，在进行测试前，准备单位应向检测机构提供的相关材料，并交由检测机构进行审核。

b）在文件通过了审核后，组织专家按评审准则及技术规范对测试程序软件进行现场评审，评审的内容可包括：功能向量测试、静态参数测试、动态参数测试和交流参数测试等。

图3 测试程序评审流程

c）对标准器件即标准集成电路样品进行现场测试。

d）输出测试程序的评审报告。通过评审报告即可评定集成电路的测试程序是否通过了审核。

最终，在编程任务完成之后，笔者所在的测试开发项目组还将整套评审程序运用到了实际中，对8款不同类型的集成电路的测试程序进行了评审，从而保证了测试程序的质量，使得最终的测试结果能够真实地反映出被测电路的性能。

3 结束语

本文提出了一套适用于在自动测试设备上开发的集成电路自动测试程序的质量控制方法，以确保测试程序的测试结果符合相关标准要求，并且能够真实地反映被测器件的性能。本文的大规模集成电路测试程序质量控制方法包括文件审核、现场审核，以及标准器件测试等主要步骤，最终在单位研制的集成电路测试过程中开展应用，收到了良好的效果。

[1]韩银和，李晓维，罗飞茵，等.芯片的验证分析及测试流程优化技术 [J].计算机辅助设计与图形学学报，2005， 17 （10）： 2227-2231.

[2]王晔.SoC芯片并行测试中几个值得关注的问题 [J].半导体技术，2010，12（35）：1199-1203.

[3]PATERAS S.Achieving at-speed structural test[J].IEEE Design&Test of Computers， 2003， 20 （5）： 26-33.

[4]ALFRED L.Crouch.AC scan needed for nanoscale device testing[Z/OL]. （2001-06-21） .http://www.eedesign.com/article/showArticle.jhtml?articleId=22100354.[5]TUMIN K， VARGAS C， PATTERSON R， et al.Scan vs.functional testing-a comparative effectiveness study on Motorola’s MMC2107TM[C]//IEEE International Test Conference， 2001： 443-450.