高速IC封装的电源完整性分析与设计

南通大学杏林学院 杨玲玲

南通大学 孙海燕

1.引言

随着人们对电子产品需求的不断增大,微电子封装正向小型化、高速、高密度和系统化的方向发展,封装技术在集成电路产品中扮演着越来越重要的角色，同时对电源完整性提出了更高要求[1]。

电源完整性问题核心是电源分配网络的研究与设计[2]。可知信号完整性、电磁兼容性、电源完整性以及电源分配网络之间相互制约,同时整个电子系统都建立在一个公共的电源分配网络平台上，其设计的不完善将直接导致系统功能失效和瘫痪，从而影响了封装的性能[3]。

2.电源分配网络分析方法

电源分配网络主要可分为电压调节模块、电源地平面和去耦电容三个部分[4]。完善的电源分配网络除了需要能在规定的时间内向芯片提供足够稳定的电源外，还需能够抵御系统中其他部分带来的噪声，因此在设计和优化封装的电源分配网络过程中必须对封装功耗模型进行直流、交流和瞬态仿真以解决直流压降、目标阻抗和改进电源纹波的问题。

本文主要采用目标阻抗法对电源分配网络进行仿真分析。目标阻抗法一般的设计顺序是：1）确定目标阻抗，2）通过加去耦电容使电源分配网络阻抗在允许的频段内低于目标阻抗。

2.1 目标阻抗

若确定了芯片的运行电压和功率，就可以计算其平均电流。如果电源电压在一定的范畴波动，可以用下式来计算目标阻抗：

式中：Vcc为工作电压；Ripple表示电压波纹容限；IDynamic表示系统动态电流。

2.2 去耦电容设计

2.2.1 去耦电容模型

在高频情况下，去耦电容可等效为串联电阻Rs，串联电感Ls，以及并联电阻Rp，Rda和Cda几个部分。而实际情形中，Rda和Cda影响较小，所以电容模型可以简化为电阻Rs，电感Ls与电容C三者串联。

谐振频率如式(2)所示。可知，容值较大的电容可以过滤低频噪声，容值小的可以过滤高频噪声。

2.2.2 去耦电容位置

在封装系统中去耦电容添加位置也尤为重要，去耦电容的电感计算如式(3)所示。

式中l表示芯片与电容的距离，r表示线的半径，d表示地与电源线的长度。可知，想要降低电感L，我们必须减小芯片与电容的距离以及地与电源线的长度，即电容与芯片相靠近。可知假若去耦电容所处的位置不合适的话，会提升线路阻抗，并且减小谐振频率，从而对供电产生影响。

3.电源完整性仿真与分析

本设计采用Ansys SIwave软件，利用自动解耦电容分析程序，对去耦电容进行选择，布局，从而对PCB封装进行优化。

3.1 仿真对象

本设计中仿真对象为一个8层PCB板，PCB板中所使用的主要模块为BGA_CPU，SOIC_DRAM D1和D2，分别建立BGA_CPU和SOIC_DRAM D1和D2电源和地的引脚组。

3.2 仿真结果及优化分析

3.2.1 仿真结果及分析

设置电源模块提供电压值1.2V，时钟频率为100MHz，允许误差为0.1%的条件下，对其进行电源完整性仿真。初始阻抗仿真结果可知，在频率范围0.11GHz-1.0GHz，其设计阻抗低于目标阻抗，而在频率低于0.11GHz时，设计阻抗高于目标阻抗，故此设计不符合要求。

3.2.2 仿真优化分析

采用目标阻抗法，将系统中的36个去耦电容分别添加到电路中的BGA_CPU和SOIC_DRAM的电源处，根据仿真结果可知，在频率范围为0.01GHz-1.0GHz，其设计阻抗均低于目标阻抗，满足了电路的设计要求。

而在实际的设计中，电源完整性设计的重心不仅仅放在达到最优的性能上，还应去考虑生产成本。故本文核心思想为以最低的生产成本来达到最优电路性能。借助于PI Advisor软件,在所使用的36个去耦电容中选择，在不影响电路性能的情况下，确定减少生产成本的最优设计方案。最终可得到采用7个去耦电容，波形质量因数为1的最优设计方案。

最终优化结构的阻抗分析图如图1所示。由图可知，优化后，在0GHz-1.0GHz频段内，其阻抗值低于优化前，且设计阻抗均低于虚线即目标阻抗之下，波形平稳，波动幅度不大，故该设计满足设计要求。

图1 最终优化的阻抗分析图

4.总结

电源分配网络作为电源完整性分析的核心问题，本文借助于Ansys SIwave以及PI Advisor软件，采用目标阻抗法，同时考虑性能和成本均兼顾情况下，确定最优的设计方案。仿真结果表明，在所需的频段内，其电源阻抗低于目标阻抗，波形平稳，满足设计要求。该设计为电源分配网络的分析与设计提供了一定的理论与实际指导意义。