一种基于Σ⁃Δ的信号调制系统设计

许琬琰

(昆明船舶设备研究试验中心 第四研究室，云南 昆明 650001)

0 引 言

随着信号处理技术的迅猛发展，传统的模拟功率放大器已经远不能满足人们对于信号精度及功耗方面的要求。因此，具有低功耗、高保真等特点的数字化音频放大器的出现就显得尤为重要[1⁃2]。数字化音频放大器主要由插值滤波器[3⁃4]、Σ⁃Δ调制器[5]、功率开关及模拟滤波器四部分组成。其中，如何将信号在高信噪比条件下将PCM信号转换成1⁃bit数据流是数字功放的技术核心。

本文根据数字音频放大器的工作原理，设计了一种可用于信号功率放大的，基于Σ⁃Δ技术的信号调制系统。首先阐述利用插值滤波器对信号进行过采样的原理。然后在PDM调制的理论基础上，通过设计Σ⁃Δ调制器的结构及阶数，在保证系统平稳的前提下，利用噪声整形技术把频带里的量化噪声推向高频，达到将信号在高信噪比条件下转换成1⁃bit数字流的目的。最后，采用Simulink进行建模，仿真结果证实了该算法的有效性。

1 插值滤波器的设计

过采样是指，若信号带宽是 f0，以 fs（fs≫ 2f0，2f0为Nyquist采样率）为采样率对信号进行采样的过程。

图1给出了功率谱密度的分布图。图中的[0，f0]是需要的信号频带，又称基带。基带内的噪声谱为：

式中：OSR为信号的过采样率。过采样率每增加一倍，带内的噪声功率就减小3 dB。由此可见，对模拟信号过采样不仅能提高分辨率，并且对抗混叠滤波器的构建有益。

需要指出的是，在本系统中研究的对信号的过采样技术是通过插值滤波器实现的。这一阶段的过采样虽不能提高信噪比，但其能减小频带内的量化噪声，与Σ⁃Δ调制器共同作用，将量化噪声推至远高于信号基带的范围去，对后续的信号处理是至关重要的。

本文采用插值滤波的方法实现对信号的过采样，即对于L倍插值滤波，时域就表现为在两个PCM码之间插入L-1个零点，然后再用低通滤波器滤除由于频谱扩张而产生的L-1个镜像频谱，使得PCM信号采样率提高到L倍 fs。图2给出了2倍插值滤波的过程图。

图1 噪声功率谱密度分布图

图2 插值滤波过程图

由于插值滤波的倍数直接影响调制器的性能，在实际应用中，过采样倍数通常要达到16倍以上，才能有良好的信号、噪声分离效果。但是，直接对信号进行高倍数的插值滤波不仅增加了滤波器的设计难度，同时会增大硬件规模。因此，采用多个插值滤波级联的方式以克服此类问题。图3为多级插值滤波级联原理图。

图3 多级插值滤波级联原理图

2 Σ⁃Δ调制器的设计

信号经过采样后，输入至调制器中，由多比特信号变为1⁃bit数据流，用于驱动大功率开关。常用的调制方法有两种，一种是PWM调制（脉冲宽度调制），就是将输入信号与三角波进行比较，以此获得1⁃bit信号。这种方法为保证小功率信号的调制效果，对于三角波的生成有着高度的要求。另一种则是本文采用的PDM调制（脉冲密度调制），其原理是将过采样点与原信号的积分进行比较，若采样点较大取1，表示密集数据流，反之取0，表示稀疏数据流[6⁃7]。

利用量化器将信号转换成1⁃bit信号时，在带内必然会产生量化噪声[8]。Σ⁃Δ是一种常用的以PDM调制为理论基础的调制器，其一阶模型如图4所示。其中，积分器等效为具有一个延迟单元的反馈电路，对带内的量化噪声起整形的作用[9⁃10]。

图4 一阶Σ⁃Δ调制器模型

该模型的输出可以表示为：

式中：STF(z)，NTF(z)分别是信号传递函数和噪声传递函数，对两函数推导可得：

从式（4）、（5）可以看出，调制器的噪声传递函数具有高通特性，使带内噪声得到抑制，信号传递函数则具有低通特性，以保证信号能够无失真通过。

对于已经确定量化位数的1⁃bit调制器，影响信噪比的因素有：过采样率和调制器的阶数。由于过高的过采样率会对硬件的设计造成极大的困难，因此通常采用低阶调制器的级联进一步实现对系统的高性能要求。高阶Σ⁃Δ调制器能够显著地改善信噪比，但是三阶及以上的调制器具有稳定性的问题，需要对系统进行优化。根据调制器的结构结合仿真可以得出，噪声传递函数的带外增益 ||H(ejω)<2，是设计出稳定的高级调制器的依据。本文采用5阶的分布反馈积分器串联（CIFB）结构，如图5所示。

图5 5阶Σ⁃Δ调制器模型

利用Matlab中的Σ⁃Δ工具箱，通过改变NTF的零极点，对调制器各级进行系数调整，可以使NTF的带外增益达到最优，在保证系统稳定性的前提下达到信噪比最大。经调整后NTF的噪声函数为：

调制前后的系统零极点如图6所示。

图6 调制前后信号零极点变化图

3 仿真验证及性能分析

仿真条件：输入调制器的信号幅值为0.5，中心频率为3 kHz，采样率为10 kHz，过采样倍数为32。调制器各级系数根据上节所介绍的方法求得后，又进一步优化为2的整数次幂的形式，以便调制器中的乘法在硬件上用移位器即可实现。系统输入输出序列如图7所示。

图7 系统输入输出序列

对输出信号做FFT，得到序列的频谱，如图8（a）所示，信噪比达到了90 dB。同时，通过对比系统输入输出信号的功率谱图可以看出，在基带范围内，调制器对处于低频段的信号并无大的影响，而噪声在此范围内得到抑制；在基带范围外，噪声被推至高频区域，与信号频率有一定间隔。由此证明了该系统对信号的低通特性及对噪声的高通特性。经系统输出信号，只要通过后续的数字滤波电路把带外噪声滤除，就可以还原出高信噪比的原始信号。

4 结 语

本文以过采样及Σ⁃Δ调制技术为基础，设计了一种可将多位信号转换成1⁃bit流的信号调制系统。首先，研究过采样的原理，针对硬件需求，给出了多级插值滤波器的设计方法；然后，分析Σ⁃Δ调制器的工作机理，并利用调整参数，解决高阶调制器稳定性的问题；最后，通过Simulink进行建模，得到信噪比为90 dB的信号，仿真验证了系统的有效性。如何将本文所用方法在硬件上进一步的实现，将是今后研究的重点。

图8 系统输出频谱及功率谱图

[1]赵津晨.高性能音频Delta⁃Sigma数据转换器的设计与优化技术研究[D].杭州：浙江大学，2013.

[2]MARKUS J，SILVA J，TEMES G C.Theory and applications of incrementalΣ⁃Δ converters[J].IEEE Transactions on Cir⁃cuits and Systems，2004，51（4）：678⁃690.

[3]沈佳铭，洪亮，石春琦，等.一种用于音频DAC的可重构调制器的设计[J].微电子学，2007，37（3）：435⁃439.

[4]周晋.视频编码中自适应插值滤波器的算法研究[D].西安：西安电子科技大学，2011.

[5]COLODRO F，TORRALBA A，MORA J L.Digital noise⁃shaping of residues in dual⁃quantization sigma⁃delta modulators[J].IEEE Transactions on Circuits and Systems I：Regular Pa⁃pers，2004，51（2）：225⁃232.

[6]郭先清.三级级联sigma⁃delta调制器设计[D].厦门：厦门大学，2006.

[7]闫华，杨军.一种用于数字音频的插值滤波器设计[J].现代电子技术，2007，30（6）：1⁃3.

[8]苏小波，柴旭朝，戴欢，等.用于MEMS传感器的三阶Σ⁃Δ调制器设计[J].微电子学，2010，40（5）：701⁃704.

[9]SARAMAKI T.A systematic technique for designing highly se⁃lective multiplier⁃free FIR filters[C]//IEEE International Sym⁃poisum on Circuits and Systems.[S.l.]：IEEE，1991，1：484⁃487.

[10]蔡孟冶.16位精度时钟频率5.6 MHz的sigma⁃delta DAC设计[D].哈尔滨：哈尔滨工业大学，2012.