基于FPGA芯片的图像处理技术研究

吕镜潺 王丽萍 张倩倩 白城师范学院物理与电子信息学院

基于FPGA芯片的图像处理技术研究

吕镜潺 王丽萍 张倩倩 白城师范学院物理与电子信息学院

科学技术的发展使实时图像处理技术诞生出了许多技术，如DSP图像处理技术、GPU图像处理技术等，但这些技术都会受到功率墙的影响而限制了它们的应用。为此，本文提出一种基于FPGA芯片的图像处理技术，并对这种图像处理技术开展了深入的研究。

FPGA芯片 图像处理技术 中值滤波算法

1 中值滤波算法研究

基于FPGA芯片的图像处理技术中，FPGA芯片内的中值滤波算法的应用非常广泛，它是FPGA芯片中的核心算法，利用中值滤波算法不仅能够对图像数据噪声进行滤除，还能够对图像的边缘信息进行良好保护，使图像的处理变得更加便捷。中值滤波算法的内容由一般并行中值滤波算法与冒泡排序法组成，以3×3像素区域为例，冒泡法每进行一次运算，都要对区域中的像素进行高达36次的对比，而对于相邻两点的运算，需要对六个像素点进行15次的重复对比，大量的重复对比使图像的实时处理效率受到很大影响。而一般并行中值滤波算法能够对图像进行并行处理，能够对图像选定区域中的所有像素进行分类和排序，并依照事先设定的规则来对这些像素进行对比，并选取中值，对于3×3像素区域的处理，其只需要进行19次的计算即可，相比于冒泡排序法能够有效降低在重复计算次数，使运算效率得到了显著提高。

2 中值滤波算法的改进研究

采用一般并行中值滤波算法能够显著降低重复计算对比次数，效果较为理想，为了使一般并行中值滤波算法的重复计算对比次数更少、运算效率更高，可以对中值滤波算法进行改进，它可以通过对像素处理区域进行拓展的方式来实现。这样能够将原有3×3像素区域扩展成3×4像素区域，首先要对扩展后的像素区域编号，然后采用冒泡法排序，以此获得该像素区域的最小、最大及中间值，然后将中间两列的计算结果进行交叉对比，最后再将剩余两列的处理结果进行交叉对比，最终获得前三列中最小值中的最大值、中间值及最大值中的最小值，采用同样的方法对后三列进行操作，以此求出相应的像素点，然后对中值像素点可能所在位置进行确定，并进行灰度值排序，最后对中值输出进行确定，该中值输出即是前三列中的中值输出值，然后再次采用上述方法对后三列的中值输出值进行确定，将确定后的前三列中值输出值与后三列中的中值输出值作为滤波后的像素数据。经过分析可知，改进后的中值滤波算法对3×4像素区域的运算只需进行29次的计算对比，而改进前的中值滤波算法则为38次，由此可以了解到，改进后的中值滤波算法能够有效提高图像处理素度。

3 基于FPGA芯片的图像处理技术实现

3.1 FPGA芯片总体设计

FPGA芯片的总体设计主要是通过模板生成模块与算法实现模块的设计来实现改进型中值滤波算法对图像的快速处理的，模板生成模块的功能在于将所有需要处理像素及其相邻区域的像素依据模板形状来进行去除，并在数据处理后将结果发送到算法模块中进行算法处理。FPGA芯片在对图像进行处理时，其模板生成模块内的FIFO储存器能够对1行像素数据进行存储，通过这样的设计能够使FPGA的设计变得更加简单合理，从而方便后续算法实现模块的设计。FPGA芯片需要对图像进行不同要求的处理，为了满足这一要求，应保障FPGA芯片能够对图像进行实时的处理，因此在FPGA芯片中需要确保FIFO储存器内的各个RAM能够实时的对图像数据进行不断循环的刷新读取，这样能够使FPGA芯片的图像处理速度得到显著提高，而FIFO储存器可以利用QUARTUS中的模块进行设计，FIFO储存器模块的设定采用LPM红单元。

3.2 FPGA芯片生成模块设计

FPGA芯片对图像数据的扫描方式为单行扫描，利用串行输出来实现FPGA芯片的输出功能。其每对一个数据进行传输都需要耗费一个时钟周期，并采用串行的方式利用算法模块将其处理成并行数据，在数据处理完毕后，由处理结果代替原有像素数据的中间位置像素，并发送给下一模块，通过单行扫描的方式来对图像中所有的像素数据阵列进行处理。其中，在进行FIFO存储器设计时，应设置两个linebuffer，其各个FIFO地址宽度与选定像素区域宽度相同，这样能够对整行像素数据进行存储。

3.3 FPGA芯片算法实现模块设计

算法实现模块的设计采用比较器与寄存器的设计来实现，将算法实现模块按照时序进行分段，采用时钟同步的方式对各个时序段中的比较器进行同步处理，其硬件结构以储存器—比较器—储存器的方式进行设计，这样能够使改进后的中值滤波算法在对图像进行处理过程中不会产生断点现象，更不会造成等待时间的冗余化，进而极大程度的提高了FPGA芯片对图像的处理速度。在完成模板生成模块与算法实现模块的设计后，将模块的输入接口和输出接口分别进行信号对应，并利用QUARTUS软件中VERILOG HDL内的实例化指令来对模块进行连接，进而完成改进后的中值滤波模块设计。

[1]向厚振,张志杰,王鹏. 基于FPGA视频和图像处理系统的FIFO缓存技术[J]. 电视技术,2012,36(09):41-43.

[2]温小勇. 基于FPGA和SOPC技术的视频图像处理系统的研究[D].天津师范大学,2008.

吉林省教育科学规划课题：基于大学生创新能力培养的电子信息工程专业实践教学体系构建，编号：ZZ1212，负责人：王丽萍，级别：重点。