一种多通道CCD图像数据传输系统的设计

李洪法

摘 要：本文针对CCD成像系统图像数据通道多、传输数据率大的问题，设计了一套使用XC2V3000和DS90CR217/DS90CR218A实现多通道CCD图像数据传输的系统。该系统可实现输入时钟最高为85 MHz，数据吞吐率最大为1.785 Gbps的CCD图像数据传输。同时在本系统中总结了印制线路板设计中的一些经验。调试完成后，该系统已在某线阵CCD的图像传输中获得了很好的应用。

关键词：多通道CCD 数据传输系统 FPGA Channel Link

中图分类号：TN915 文献标识码：A 文章编号：1672-3791（2014）01（a）-0009-02

由于半导体工艺的进步，CCD图像传感器制作工艺的也不断提高，从而使得基于CCD传感器的相机在分辨率和扫描能力上也不断提高。CCD相机在许多领域得到了广泛应用，如空间遥感、非接触工业控制等领域。因此，对CCD相机所获取的目标信息数据进行实时的采集、存储和处理，对目标的检测和识别显得非常重要。利用CCD图像数据采集的特点是数据传输速率高，传输通道多。传输通道的增多，引起传输导线数量增加，系统功耗、噪声也随之增大。本文通过应用Channel Link技术，提出了一种适用于高速多通道的CCD图像数据传输系统。通过测试，该系统运行正常，满足了对CCD图像数据稳定、高速传输的要求。

1 组成

本文针对的项目背景是某线阵CCD成像系统。该CCD的像元总数为6144，分8个抽头输出，每抽头输出768个像元。CCD输出的视频信号采用10位的模-数转换器进行量化。CCD的像元读出速度是13.75 MHz。本系统中将8个通道数据整合为1路数据进行输出，则整合后的传输速率将达到13.75×8×10=1100 Mbps，数据的吞吐量非常可观。

为了能无失真地传输数据，本文设计了一种图像传输系统，其结构框图如图1所示，包括CCD图像数据预整合模块、CCD图像数据传输模块和CCD图像数据接收模块。其中，CCD图像数据整合模块首先将8抽头的CCD图像数据进行预整合，整合后的图像数据变为2个通道共20位宽的图像数据。整合方式是把前4个通道和后4个通道的数据分别整合为1个通道的图像数据。CCD图像数据传输模块将整合后的24位宽（包括20位图像数据、1位数传门控和1位数传时钟）信号经接口转换变为4对LVDS信号后输出。CCD图像数据接收模块使用与发送芯片对应的接收芯片接收数据，进行相应的后端处理。

2 设计实现

在本系统中，CCD图像数据的传输和接收模块是系统设计的重点。按照信号流的顺序介绍本系统的具体实现。

2.1 CCD图像数据整合模块的实现

在本系统中，CCD图像数据整合模块采用XC2V3000进行CCD图像数据的预整合，其工作流图如图2所示。图像数据整合模块采用的输入像元时钟为13.75 MHz，行同步为15 kHz，图像数据为8通道，共80位宽。整合后，模块输出2通道共20位宽的图数据，同时整合时钟由13.75 M提高为55 MHz，但行同步信号的周期不变。

2.2 Channel Link技术

LVDS是低功耗低摆幅的差分信号技术，其信号幅度约350 mV，通过一对差分PCB走线或平衡电缆传输数据。理论上可以1.923 Gbps的极限速率在媒介上进行传输。同时差分传输方式比单线传输方式对共模输入噪声有更强的抵抗能力。LVDS技术的这些优点为数据在传输通道中高速稳定传送提供了保证。

Channel Link技术是一种LVDS串行/解串技术，它基于LVDS技术，解决数字信号传输多通道、高速传输问题的最新解决方案。利用美国国家半导体公司的DS90CR217和DS90CR218A芯片，用于图像数据的发送和接收。这两款器件配合使用实现Channel Link技术，其工作原理如图3所示。

DS90CR217可以将21路的CMOS/TTL数据流转换为3路的LVDS数据流。同时伴随数据传输的还有一个锁相时钟。在每个时钟内，这21路数据都将被采样和传输。DS90CR217支持20～85 MHz的像元时钟，每个LVDS通道上的带宽可达595 MHz，总的数据吞吐率可达1.785 Gbps。

与DS90CR217相对应的是，在数据的接收端DS90CR218A可以将输入的3路LVDS信号解串到21路CMOS/TTL输出信号。它也支持20～85 MHz的像元时钟。

2.3 图像数据传输和接收模块的设计

本系统中，经过CCD图像预整合模块后需要传输的信号包括20路的图像数据，1路行同步信号和1路像元时钟信号，传输时钟为55 MHz。通过上面的讨论，DS90CR217与DS90CR218A构成的图像数据发送和接收电路，可以满足本系统的数据传输要求。

这里将20路图像数据信号和1路伴随行同步信号合并在一起作为DS90CR217的21路CMOS/TTL信号输入，将1路像元时钟信号作为该器件的传输时钟。总计有22路信号输入给发送芯片，并有4对LVDS信号输出。

在图像数据的接收端，DS90CR218A将输入的4对LVDS信号进行解译，还原出20路的图像数据，1路行同步信号和1路像元时钟信号。接收到的信号输出给后端的图像处理电路。至此，本系统完成了CCD图像数据的发送和接收。

2.4 数据收发器的PCB设计要点

进行PCB布局时，DS90CR217（TX）应尽可能地靠近连接器。尽量减少LVDS在PCB板上的总体走线长度，并尽量减少各路信号上的偏斜。如果数据TX和连接器之间的距离超过5 cm或更多，则在PCB设计布差分线时应该遵守差分线对等长原则。TX和FPGA之间的信号速度跟收发器与连接器之间的LVDS信号速度相比，前者速度比较低，因此，布局时优先考虑TX和连接器之间的距离。TX和FPGA之间的距离可以比较远，它们之间的走线应该遵从等长布线的原则，以避免过度的偏斜。这种偏斜会在TX的输入端导致建立时钟和保持时钟的冲突。但是，如果FPGA和TX之间的距离太远已经变成传输线，则应考虑在时钟信号端接电阻。上面的布局布线原则对于接收器RX也同样适用。

在布线时，在空间或预算允许的情况下，尽量在不同的信号层对TX/RX和FPGA之间的TTL/CMOS单端信号进行布线。如果在同一信号层布线，那么，不同信号间应保证有3倍线宽的原则。在对差分对进行布线时，不同差分信号对之间要有地平面作阻隔。为了给接口芯片提供良好的供电，本系统中为其设计了单独的供电电源和单独的地平面。同时，将PCB板设计为8层，提高了电源和地平面的可靠度。

3 结论

调试后，本系统已成功地应用于某8通道输出线阵CCD成像系统的图像数据采集。利用地检软件对传输的数据进行分析，发现所传数据正确，不存在丢数、错数现象。系统工作稳定可靠，能满足与本系统相似的8通道速度不超过20 M的CCD图像数据的实时传输，有着广泛的应用前景。

参考文献

[1] 吴越，严济鸿，何子述.基于FPGA的多通道高速数据采集系统[J].雷达科学与技术，2012，6：671-676.

[2] 邢磊，郑萍.多通道高速数据采集系统的设计与实现[J].仪表技术与传感器，2012，11：116-118.

[3] 汤琦，蒋军敏.XilinxFPGA高级设计及应用[M].北京：电子工业出版社，2012.

[4] Channel-Link PCB and Intercomnnecto Design-In Guidelines[S].National Semiconductor，1998.

[5] DS90CR217 +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 85 Mhz.TEXAS INSTRUMENTS，2013.

[6] DS90CR218A +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 12 MHz to 85 Mhz. TEXAS INSTRUMENTS，2013.

摘 要：本文针对CCD成像系统图像数据通道多、传输数据率大的问题，设计了一套使用XC2V3000和DS90CR217/DS90CR218A实现多通道CCD图像数据传输的系统。该系统可实现输入时钟最高为85 MHz，数据吞吐率最大为1.785 Gbps的CCD图像数据传输。同时在本系统中总结了印制线路板设计中的一些经验。调试完成后，该系统已在某线阵CCD的图像传输中获得了很好的应用。

关键词：多通道CCD 数据传输系统 FPGA Channel Link

中图分类号：TN915 文献标识码：A 文章编号：1672-3791（2014）01（a）-0009-02

由于半导体工艺的进步，CCD图像传感器制作工艺的也不断提高，从而使得基于CCD传感器的相机在分辨率和扫描能力上也不断提高。CCD相机在许多领域得到了广泛应用，如空间遥感、非接触工业控制等领域。因此，对CCD相机所获取的目标信息数据进行实时的采集、存储和处理，对目标的检测和识别显得非常重要。利用CCD图像数据采集的特点是数据传输速率高，传输通道多。传输通道的增多，引起传输导线数量增加，系统功耗、噪声也随之增大。本文通过应用Channel Link技术，提出了一种适用于高速多通道的CCD图像数据传输系统。通过测试，该系统运行正常，满足了对CCD图像数据稳定、高速传输的要求。

1 组成

本文针对的项目背景是某线阵CCD成像系统。该CCD的像元总数为6144，分8个抽头输出，每抽头输出768个像元。CCD输出的视频信号采用10位的模-数转换器进行量化。CCD的像元读出速度是13.75 MHz。本系统中将8个通道数据整合为1路数据进行输出，则整合后的传输速率将达到13.75×8×10=1100 Mbps，数据的吞吐量非常可观。

为了能无失真地传输数据，本文设计了一种图像传输系统，其结构框图如图1所示，包括CCD图像数据预整合模块、CCD图像数据传输模块和CCD图像数据接收模块。其中，CCD图像数据整合模块首先将8抽头的CCD图像数据进行预整合，整合后的图像数据变为2个通道共20位宽的图像数据。整合方式是把前4个通道和后4个通道的数据分别整合为1个通道的图像数据。CCD图像数据传输模块将整合后的24位宽（包括20位图像数据、1位数传门控和1位数传时钟）信号经接口转换变为4对LVDS信号后输出。CCD图像数据接收模块使用与发送芯片对应的接收芯片接收数据，进行相应的后端处理。

2 设计实现

在本系统中，CCD图像数据的传输和接收模块是系统设计的重点。按照信号流的顺序介绍本系统的具体实现。

2.1 CCD图像数据整合模块的实现

在本系统中，CCD图像数据整合模块采用XC2V3000进行CCD图像数据的预整合，其工作流图如图2所示。图像数据整合模块采用的输入像元时钟为13.75 MHz，行同步为15 kHz，图像数据为8通道，共80位宽。整合后，模块输出2通道共20位宽的图数据，同时整合时钟由13.75 M提高为55 MHz，但行同步信号的周期不变。

2.2 Channel Link技术

LVDS是低功耗低摆幅的差分信号技术，其信号幅度约350 mV，通过一对差分PCB走线或平衡电缆传输数据。理论上可以1.923 Gbps的极限速率在媒介上进行传输。同时差分传输方式比单线传输方式对共模输入噪声有更强的抵抗能力。LVDS技术的这些优点为数据在传输通道中高速稳定传送提供了保证。

Channel Link技术是一种LVDS串行/解串技术，它基于LVDS技术，解决数字信号传输多通道、高速传输问题的最新解决方案。利用美国国家半导体公司的DS90CR217和DS90CR218A芯片，用于图像数据的发送和接收。这两款器件配合使用实现Channel Link技术，其工作原理如图3所示。

DS90CR217可以将21路的CMOS/TTL数据流转换为3路的LVDS数据流。同时伴随数据传输的还有一个锁相时钟。在每个时钟内，这21路数据都将被采样和传输。DS90CR217支持20～85 MHz的像元时钟，每个LVDS通道上的带宽可达595 MHz，总的数据吞吐率可达1.785 Gbps。

与DS90CR217相对应的是，在数据的接收端DS90CR218A可以将输入的3路LVDS信号解串到21路CMOS/TTL输出信号。它也支持20～85 MHz的像元时钟。

2.3 图像数据传输和接收模块的设计

本系统中，经过CCD图像预整合模块后需要传输的信号包括20路的图像数据，1路行同步信号和1路像元时钟信号，传输时钟为55 MHz。通过上面的讨论，DS90CR217与DS90CR218A构成的图像数据发送和接收电路，可以满足本系统的数据传输要求。

这里将20路图像数据信号和1路伴随行同步信号合并在一起作为DS90CR217的21路CMOS/TTL信号输入，将1路像元时钟信号作为该器件的传输时钟。总计有22路信号输入给发送芯片，并有4对LVDS信号输出。

在图像数据的接收端，DS90CR218A将输入的4对LVDS信号进行解译，还原出20路的图像数据，1路行同步信号和1路像元时钟信号。接收到的信号输出给后端的图像处理电路。至此，本系统完成了CCD图像数据的发送和接收。

2.4 数据收发器的PCB设计要点

进行PCB布局时，DS90CR217（TX）应尽可能地靠近连接器。尽量减少LVDS在PCB板上的总体走线长度，并尽量减少各路信号上的偏斜。如果数据TX和连接器之间的距离超过5 cm或更多，则在PCB设计布差分线时应该遵守差分线对等长原则。TX和FPGA之间的信号速度跟收发器与连接器之间的LVDS信号速度相比，前者速度比较低，因此，布局时优先考虑TX和连接器之间的距离。TX和FPGA之间的距离可以比较远，它们之间的走线应该遵从等长布线的原则，以避免过度的偏斜。这种偏斜会在TX的输入端导致建立时钟和保持时钟的冲突。但是，如果FPGA和TX之间的距离太远已经变成传输线，则应考虑在时钟信号端接电阻。上面的布局布线原则对于接收器RX也同样适用。

在布线时，在空间或预算允许的情况下，尽量在不同的信号层对TX/RX和FPGA之间的TTL/CMOS单端信号进行布线。如果在同一信号层布线，那么，不同信号间应保证有3倍线宽的原则。在对差分对进行布线时，不同差分信号对之间要有地平面作阻隔。为了给接口芯片提供良好的供电，本系统中为其设计了单独的供电电源和单独的地平面。同时，将PCB板设计为8层，提高了电源和地平面的可靠度。

3 结论

调试后，本系统已成功地应用于某8通道输出线阵CCD成像系统的图像数据采集。利用地检软件对传输的数据进行分析，发现所传数据正确，不存在丢数、错数现象。系统工作稳定可靠，能满足与本系统相似的8通道速度不超过20 M的CCD图像数据的实时传输，有着广泛的应用前景。

参考文献

[1] 吴越，严济鸿，何子述.基于FPGA的多通道高速数据采集系统[J].雷达科学与技术，2012，6：671-676.

[2] 邢磊，郑萍.多通道高速数据采集系统的设计与实现[J].仪表技术与传感器，2012，11：116-118.

[3] 汤琦，蒋军敏.XilinxFPGA高级设计及应用[M].北京：电子工业出版社，2012.

[4] Channel-Link PCB and Intercomnnecto Design-In Guidelines[S].National Semiconductor，1998.

[5] DS90CR217 +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 85 Mhz.TEXAS INSTRUMENTS，2013.

[6] DS90CR218A +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 12 MHz to 85 Mhz. TEXAS INSTRUMENTS，2013.

摘 要：本文针对CCD成像系统图像数据通道多、传输数据率大的问题，设计了一套使用XC2V3000和DS90CR217/DS90CR218A实现多通道CCD图像数据传输的系统。该系统可实现输入时钟最高为85 MHz，数据吞吐率最大为1.785 Gbps的CCD图像数据传输。同时在本系统中总结了印制线路板设计中的一些经验。调试完成后，该系统已在某线阵CCD的图像传输中获得了很好的应用。

关键词：多通道CCD 数据传输系统 FPGA Channel Link

中图分类号：TN915 文献标识码：A 文章编号：1672-3791（2014）01（a）-0009-02

由于半导体工艺的进步，CCD图像传感器制作工艺的也不断提高，从而使得基于CCD传感器的相机在分辨率和扫描能力上也不断提高。CCD相机在许多领域得到了广泛应用，如空间遥感、非接触工业控制等领域。因此，对CCD相机所获取的目标信息数据进行实时的采集、存储和处理，对目标的检测和识别显得非常重要。利用CCD图像数据采集的特点是数据传输速率高，传输通道多。传输通道的增多，引起传输导线数量增加，系统功耗、噪声也随之增大。本文通过应用Channel Link技术，提出了一种适用于高速多通道的CCD图像数据传输系统。通过测试，该系统运行正常，满足了对CCD图像数据稳定、高速传输的要求。

1 组成

本文针对的项目背景是某线阵CCD成像系统。该CCD的像元总数为6144，分8个抽头输出，每抽头输出768个像元。CCD输出的视频信号采用10位的模-数转换器进行量化。CCD的像元读出速度是13.75 MHz。本系统中将8个通道数据整合为1路数据进行输出，则整合后的传输速率将达到13.75×8×10=1100 Mbps，数据的吞吐量非常可观。

为了能无失真地传输数据，本文设计了一种图像传输系统，其结构框图如图1所示，包括CCD图像数据预整合模块、CCD图像数据传输模块和CCD图像数据接收模块。其中，CCD图像数据整合模块首先将8抽头的CCD图像数据进行预整合，整合后的图像数据变为2个通道共20位宽的图像数据。整合方式是把前4个通道和后4个通道的数据分别整合为1个通道的图像数据。CCD图像数据传输模块将整合后的24位宽（包括20位图像数据、1位数传门控和1位数传时钟）信号经接口转换变为4对LVDS信号后输出。CCD图像数据接收模块使用与发送芯片对应的接收芯片接收数据，进行相应的后端处理。

2 设计实现

在本系统中，CCD图像数据的传输和接收模块是系统设计的重点。按照信号流的顺序介绍本系统的具体实现。

2.1 CCD图像数据整合模块的实现

在本系统中，CCD图像数据整合模块采用XC2V3000进行CCD图像数据的预整合，其工作流图如图2所示。图像数据整合模块采用的输入像元时钟为13.75 MHz，行同步为15 kHz，图像数据为8通道，共80位宽。整合后，模块输出2通道共20位宽的图数据，同时整合时钟由13.75 M提高为55 MHz，但行同步信号的周期不变。

2.2 Channel Link技术

LVDS是低功耗低摆幅的差分信号技术，其信号幅度约350 mV，通过一对差分PCB走线或平衡电缆传输数据。理论上可以1.923 Gbps的极限速率在媒介上进行传输。同时差分传输方式比单线传输方式对共模输入噪声有更强的抵抗能力。LVDS技术的这些优点为数据在传输通道中高速稳定传送提供了保证。

Channel Link技术是一种LVDS串行/解串技术，它基于LVDS技术，解决数字信号传输多通道、高速传输问题的最新解决方案。利用美国国家半导体公司的DS90CR217和DS90CR218A芯片，用于图像数据的发送和接收。这两款器件配合使用实现Channel Link技术，其工作原理如图3所示。

DS90CR217可以将21路的CMOS/TTL数据流转换为3路的LVDS数据流。同时伴随数据传输的还有一个锁相时钟。在每个时钟内，这21路数据都将被采样和传输。DS90CR217支持20～85 MHz的像元时钟，每个LVDS通道上的带宽可达595 MHz，总的数据吞吐率可达1.785 Gbps。

与DS90CR217相对应的是，在数据的接收端DS90CR218A可以将输入的3路LVDS信号解串到21路CMOS/TTL输出信号。它也支持20～85 MHz的像元时钟。

2.3 图像数据传输和接收模块的设计

本系统中，经过CCD图像预整合模块后需要传输的信号包括20路的图像数据，1路行同步信号和1路像元时钟信号，传输时钟为55 MHz。通过上面的讨论，DS90CR217与DS90CR218A构成的图像数据发送和接收电路，可以满足本系统的数据传输要求。

这里将20路图像数据信号和1路伴随行同步信号合并在一起作为DS90CR217的21路CMOS/TTL信号输入，将1路像元时钟信号作为该器件的传输时钟。总计有22路信号输入给发送芯片，并有4对LVDS信号输出。

在图像数据的接收端，DS90CR218A将输入的4对LVDS信号进行解译，还原出20路的图像数据，1路行同步信号和1路像元时钟信号。接收到的信号输出给后端的图像处理电路。至此，本系统完成了CCD图像数据的发送和接收。

2.4 数据收发器的PCB设计要点

进行PCB布局时，DS90CR217（TX）应尽可能地靠近连接器。尽量减少LVDS在PCB板上的总体走线长度，并尽量减少各路信号上的偏斜。如果数据TX和连接器之间的距离超过5 cm或更多，则在PCB设计布差分线时应该遵守差分线对等长原则。TX和FPGA之间的信号速度跟收发器与连接器之间的LVDS信号速度相比，前者速度比较低，因此，布局时优先考虑TX和连接器之间的距离。TX和FPGA之间的距离可以比较远，它们之间的走线应该遵从等长布线的原则，以避免过度的偏斜。这种偏斜会在TX的输入端导致建立时钟和保持时钟的冲突。但是，如果FPGA和TX之间的距离太远已经变成传输线，则应考虑在时钟信号端接电阻。上面的布局布线原则对于接收器RX也同样适用。

在布线时，在空间或预算允许的情况下，尽量在不同的信号层对TX/RX和FPGA之间的TTL/CMOS单端信号进行布线。如果在同一信号层布线，那么，不同信号间应保证有3倍线宽的原则。在对差分对进行布线时，不同差分信号对之间要有地平面作阻隔。为了给接口芯片提供良好的供电，本系统中为其设计了单独的供电电源和单独的地平面。同时，将PCB板设计为8层，提高了电源和地平面的可靠度。

3 结论

调试后，本系统已成功地应用于某8通道输出线阵CCD成像系统的图像数据采集。利用地检软件对传输的数据进行分析，发现所传数据正确，不存在丢数、错数现象。系统工作稳定可靠，能满足与本系统相似的8通道速度不超过20 M的CCD图像数据的实时传输，有着广泛的应用前景。

参考文献

[1] 吴越，严济鸿，何子述.基于FPGA的多通道高速数据采集系统[J].雷达科学与技术，2012，6：671-676.

[2] 邢磊，郑萍.多通道高速数据采集系统的设计与实现[J].仪表技术与传感器，2012，11：116-118.

[3] 汤琦，蒋军敏.XilinxFPGA高级设计及应用[M].北京：电子工业出版社，2012.

[4] Channel-Link PCB and Intercomnnecto Design-In Guidelines[S].National Semiconductor，1998.

[5] DS90CR217 +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 85 Mhz.TEXAS INSTRUMENTS，2013.

[6] DS90CR218A +3.3V Rising Edge Data Strobe LVDS 21-Bit Channel Link - 12 MHz to 85 Mhz. TEXAS INSTRUMENTS，2013.