高能同步辐射光源逐束团束流位置测量电子学研制

张醒儿，张 琪，曹建社，叶 强，麻惠洲，马宇飞，杜垚垚，黄玺洋，魏书军，岳军会，随艳峰,*

(1.中国科学院 高能物理研究所，北京 100049；2.中国科学院大学，北京 100049)

高能同步辐射光源(HEPS)是低发射度、高亮度的同步辐射光源，束流轨道稳定性是其能否高质量运行的关键指标，它直接影响光源性能以及实验线站同步光的质量和稳定性[1]。逐束团束流位置测量(BPM)电子学可提供光源中每个束团的位置信息，对保持束流轨道稳定有重要作用。进行逐束团BPM需高速率、高带宽的模数转换器(ADC)，随着集成电路的不断发展，在储存环上进行逐束团BPM成为可能。近年来，中国的SSRF、HLS Ⅱ以及BEPC Ⅱ，英国的Diamond Light，德国的TERAHERTZ，日本的J-PARC开展了有关逐束团系统的研究工作，这些研究成果为HEPS逐束团电子学的研制奠定了基础[2-12]。随着HEPS项目的推进，为满足HEPS的设计需求，本工作拟研发一套逐束团BPM电子学系统。

1 系统结构

逐束团BPM电子学系统结构如图1所示，模拟信号采集板卡对来自HEPS储存环BPM探头的高频模拟信号进行采样，将BPM探头输出的4路模拟信号数字化，得到储存环中每个束团信号的4路幅度。其中，4路BPM信号的相位通过外置移相器进行调节。模数转换后信号从模拟信号采集板卡(AFE)经高速接插件进入数字信号处理板卡(DFE)，利用ZYNQ芯片对束团幅度数据进行处理，通过逻辑运算得出每个束团在水平方向和垂直方向上的位置。计算得到的位置数据通过以太网传输到计算机端，供研究人员进行物理分析。

图1 逐束团BPM电子学系统框图Fig.1 System diagram of bunch-by-bunch BPM electronics

2 硬件设计

逐束团BPM电子学的硬件由模拟信号采集板卡和数字信号处理板卡组成，两块板卡共同完成对束团信号进行采样和处理的功能，硬件结构如图2所示。

2.1 模拟信号采集板卡

模拟信号采集板卡由ADC高速采样模块、高速时钟扇出模块和低噪声电源模块组成。

ADC高速采样模块对来自BPM探头的A、B、C、D 4路模拟信号进行模数转换。信号在该模块中按顺序经过两级巴伦、ADC芯片以及驱动芯片。其中，两级巴伦对模拟信号进行单转差分处理，增强了信号的抗干扰性，差分信号通过阻抗匹配电路以交流耦合的方式进入ADC；ADC芯片对模拟信号进行数字化，采样率为500 MHz，有效位数为12 bit，带宽为1 GHz。HEPS的主频为166.6 MHz，对于1个束团模拟信号，ADC芯片可将其转换成3个12 bit的数字量，其中包含1个有效量和2个无效量，在信号处理中对有效量进行保留，对无效量进行剔除；驱动芯片用于提高ADC芯片的输出能力，确保信号通过高速接插件到达ZYNQ芯片时电平能被正确检测，防止误码的产生。

图2 逐束团BPM电子学硬件结构图 Fig.2 Hardware diagram of bunch-by-bunch BPM electronics

高速时钟扇出模块为ADC提供500 MHz采样时钟，为ZYNQ芯片提供主工作时钟。该模块包含2路输入端口，时钟源可在板卡上的500 MHz晶振和外部输入时钟源之间进行选择。输出端口有5路，可同时输出同相位的500 MHz时钟，其中4路给4片ADC芯片作同步采样时钟，另外1路给ZYNQ芯片作主工作时钟。

低噪声电源模块包含两级电源电路，为模拟信号采集板卡提供噪声均方根值小于40 μV的电压源，以满足逐束团电子学系统高精度采样的需求。

模拟信号采集板卡可传输最高500 MHz的模拟信号，在进行电路设计和印刷电路板(PCB)设计时，对模拟地和数字地进行分割，采用单点共地的方式减小数字信号对模拟信号的串扰。将时钟芯片和4片ADC芯片分别放置于板卡的正、反两面，以减小时钟模块对各ADC通道的干扰。

2.2 数字信号处理板卡

数字信号处理板卡由主控模块、存储模块、通信模块和电源模块组成。主控模块包括主控芯片以及使其能正常工作的外围电路，主控芯片采用Xilinx公司的ZYNQ 7100，它由FPGA(kintex7)和ARM(Cortex -A9)组成，能满足逐束团BPM系统高速信号处理和高速数据实时传输的需求。为提高信号传输的准确性、减小FPGA内部的布线难度，硬件设计时每路ADC数据信号单独使用FPGA的1个bank，A、B、C、D 4路信号分别占用FPGA端的bank10、11、12和13。

存储模块包含DDR3 SDRAM(同步动态随机存取内存)、Queued SPI Flash和SD卡3种存储介质。其中，DDR3 SDRAM在FPGA端和ARM端各有1 GB存储空间，可存储至少1万圈的束团数据。DDR3的PCB拓扑结构采用fly-by结构，它能以更高的速度提供更好的信号完整性，从而保证束团数据存储的稳定；QSPI Flash和SD卡用来存储系统固件程序和应用软件程序，逐束团电子学的启动方式可选择SD卡启动，也可选择QSPI Flash启动。

通信模块由JTAG接口、串口、SMA接口和以太网接口组成。其中，JTAG接口用于调试时加载和测试程序；串口用于打印系统的运行状态和当前执行的命令；SMA接口用于接收来自系统外部的同步触发信号和HEPS机器保护信号；以太网接口用于在ZYNQ芯片和计算机之间传输数据和操作命令。

电源模块为数字信号处理板卡上各芯片提供工作电源，需要的电压幅度从高到低有3.3、2.5、2、1.8、1.5、1.2、1 V共7种。ZYNQ芯片的一部分工作电源不能和其他芯片共用，同时ZYNQ芯片启动时对上电顺序有要求，这些加大了电源模块的设计难度。为满足各芯片不同的供电需求，设计时将电源模块分成3级，并加入了上电顺序控制芯片，使电源模块具备上电顺序可控、供电电压可调和热损耗小的特点，确保数字信号处理板卡能稳定运行。

3 软件设计

逐束团BPM系统软件分为底层固件和顶层应用软件。底层固件程序的主要功能是配置硬件板卡上的各芯片，使其能正常运行。顶层应用软件负责调用各底层模块，使系统能完成逐束团BPM的功能。

底层固件程序采用verilog硬件语言编写，主要运行于ZYNQ芯片的FPGA端。编写固件程序时将代码进行了模块化处理，把各功能模块封装成了独立的IP core。系统中的主要自定义IP core有ADC IP，DDR3 bufer IP和 AXI4 stream interface IP。其中，ADC IP负责驱动模拟信号采集板卡上的时钟芯片和4路ADC芯片正常工作。IP内部包含了配置芯片寄存器、定义接口和输出采样数据的逻辑代码；DDR3 bufer IP用于配置数字信号处理板卡上的DDR3 SDRAM。DDR3 bufer IP包含了DDR3的初始化程序、读写时序控制程序和跨时钟域数据处理程序；AXI4 stream interface IP将本地自定义的数据格式转变为标准的AXI4 流传输协议格式，该IP主要用于连接DDR3 bufer IP和标准DMA (direct memory access，直接内存存取) IP。

顶层应用软件采用C语言编写，运行于ZYNQ芯片的ARM端。应用软件程序包括系统初始化程序、中断配置程序、底层模块调用程序、DMA传输程序、算法程序、SD卡读写程序和以太网传输程序等[13]。软件算法采用差和比公式计算束团在光源真空管道中的位置，差和比公式如式(1)所示，其中VA、VB、VC、VD分别表示ADC采样到的BPM探头信号幅度，Kx和Ky为BPM探头的灵敏度系数[14]。

(1)

4 逐束团BPM电子学测试

为对逐束团BPM电子学系统评估，分别在实验室进行ADC通道线性度测试、无杂散动态范围测试和逐束团位置分辨率测试。

4.1 ADC通道线性度测试

测试使用的输入信号为499.8 MHz正弦信号，ADC输出数据格式为二进制补码，ADC正常工作时输出范围为-2 048～2 048。通过调节输入信号的电压幅值来测量ADC线性工作范围。测试结果如图3所示，其中横坐标表示输入测试信号的电压峰峰值，纵坐标表示ADC输出量的绝对值。测试结果表明，输入信号峰峰值小于1.8 V时，ADC能正常工作，在此范围内通道非线性度小于1%。

图3 ADC通道线性度测试Fig.3 Linearity test of ADC channel

4.2 无杂散动态范围测试

为评估逐束团BPM电子学硬件的噪声水平，对ADC采样得到的原始数据进行FFT分析[15]。测试采用的输入信号为500 MHz的点频信号，采样带宽为1 GHz，采样的测试点数为40万点，其FFT分析结果如图4所示。测试表明，系统的无杂散动态范围约为60 dB。

图4 ADC原始数据FFT分析Fig.4 FFT of ADC raw data

4.3 逐束团位置分辨率测试

为对电子学系统的整体性能做出评估，在实验室进行了位置分辨率测试。实验采用的模拟束流信号来自信号源产生的500 MHz正弦波。该信号经功分器一分四后接入4个外置移相器，用移相器将4路信号的相位调节成一致，之后输入给逐束团电子学，此时4路模拟束流信号峰峰值为1 V。在该条件下，连续采样了4百万个点频数据，即模拟采样了4百万个束团数据。当BPM的位置灵敏度系数取8.26 mm时，测得x和y方向上的位置分辨率分别为4.21 μm和4.08 μm。测试结果如图5所示，图中横坐标表示逐束团BPM采样的束团点数，纵坐标表示连续束团的位置。

图5 连续束团在x、y方向上的位置分辨率测试Fig.5 Resolution test of continuous bunch on x and y directions

利用逐束团BPM电子学对HEPS储存环中的束团进行跟踪观察也是很重要的应用，因此在实验室模拟了储存环单束团追踪实验。模拟中对储存环中的1个特定束团做标记，在图5实验的基础上，在算法中将标记束团的位置数据抽出，模拟此束团连续经过当前BPM探头10 000次的数据。在输入信号频率为500 MHz、峰峰值为1 V、位置灵敏度系数取8.26 mm时，测得标记束团在x和y方向上的位置分辨率分别为4.22 μm和4.12 μm。标记束团的位置变化如图6所示，图中横坐标表示模拟的标记束团经过当前电子学的次数，纵坐标表示单束团位置。

图6 单束团在x、y方向上的位置分辨率测试Fig.6 Resolution test of single bunch on x and y directions

5 结论

本文结合HEPS的特点和物理需求，设计了一套逐束团BPM系统。电子学可达到对HEPS储存环BPM信号进行逐束团采样的水平，在实验室测试中的位置分辨率优于10 μm，为HEPS日常运行增加了一种逐束团的束流监测手段。本系统不仅可应用于HEPS，也可用于其他需逐束团BPM的加速器装置。在此基础上，下一步将开展HEPS丢束诊断算法的研究。