高速并行2倍符号速率采样数字成形滤波实现及分析①

胡西阁，张 伟，王 瑞，靳 凡，王 宇

(中国空间技术研究院西安分院，西安 710000)

0 引言

随着数传系统传输信息量的不断增大，为充分利用频率资源，提高有限频带带宽的数据速率和频谱利用率，需要使用8PSK等高阶调制和成形滤波相结合进行传输[1-5]。其中成形滤波器的作用是对发送的频谱进行专门加工，使其在消除码间串扰的前提下，压缩信号频带。以无线通信中广泛采用的根升余弦成形滤波器为例，成形因子为0.5时，信号频宽压缩为未成形时的3/4，频谱效率提升约1.3倍。成形滤波器可以通过模拟和数字方式实现，基于FPGA和高速DAC的数字成形滤波由于具有参数灵活可配置、适应性强以及不损失主瓣信号功率等显著特点，正逐渐取代传统的模拟滤波器。

星载高速调制器基带处理主要完成二进制信息串并转换、星座映射、成形滤波、数模转换等功能，其中数模转换前的功能一般通过FPGA来实现，数模转换则通过高速DAC器件进行。由于传输速率很高，成形滤波采样倍数选择通常不能太高。文献[4]中，日本研究人员在数传通信系统中实现了2.5倍采样成形滤波，系统中符号速率为100Msps，DAC采样率为250MHz。文献[6]中选取4倍采样实现150Msps符号速率的成形滤波。文献[7]中构建模型仿真了1Gsps符号速率下4倍采样的误码性能，但并未考虑星载高速调制器工程应用问题。例如符号速率为1Gsps，使用4倍采样时，则DAC应当具有4GHz采样频率，工程应用极为困难。一方面，可用于星载调制器的宇航级DAC采样率受限，另一方面FPGA与DAC之间进行如此高速率数据传输，接口设计极其复杂。

为进一步减轻DAC采样压力，减小FPGA与DAC之间传输数据速率，设计和实现2倍符号速率采样的成形滤波器并应用于700Msps符号速率(信息速率2.1Gbps)8PSK调制器中。占用FPGA资源明显小于3倍采样，主要性能指标满足型号使用需求，虽稍差于3倍采样，但DAC采样频率降低了1/3，提升了传输效率，为后续星载高速调制器研制提供了参考。

1 数字成形滤波设计

奈奎斯特第一准则提出的无失真传输条件可以保证信号在接收端采样时无码间串扰。满足乃奎斯特准则的滤波器很多，比如理想低通滤波器、升余弦滤波器、高斯滤波器等。在数字通信领域，发送端广泛采用根升余弦滤波器作为成形滤波器。根升余弦滤波器传输函数[8]为：

(1)

式(1)中Ts表示符号周期，α表示成形系数。当α=0时，即幅频特性理想低通，此时信道带宽最窄，单这种信道物理上是无法实现的。当α=1时，传输带宽则为符号速率的两倍。在高速数传系统中，从带宽而言，希望尽可能取小。但α减小，眼图过零点“波形过渡抖动”却加剧，这对接收端定时恢复电路的性能产生不良影响，进而影响整个系统的性能。工程实现时α通常取0.15～0.5。

成形滤波器采用有限冲击响应(FIR)滤波器，可以实现严格的线性相位。滤波器阶数为33，滤波器抽头系数量化位数为10, 根升余弦成形系数α选取0.5。设计符号速率为700Msps，进行2倍采样，因此采样频率Fs、截止频率Fc分别设置为1.4GHz、0.35GHz。

对应的幅频响应和对应的冲击响应如图1、图2所示。

图1 滤波器幅频响应

图2 滤波器冲击响应

从图中可以看出，滤波器在射频上对应的30dB带宽为1041.6MHz，与理论计算值2(1+α)*Rs=1050 MHz(式中Rs表示符号速率)基本一致，滤波器设计结果符合预期。

2 成形滤波器实现

FPGA内采用查找表法来实现成形滤波，查找表法是预先将所有可能的成形后的基带波形的样本值存储起来，根据输入数据序列，从存储器中输出相应的波形[9-12]，这种方法实现简单。查找表中存储的数据是所需滤波器冲击响应与输入数据的卷积值，表值产生如图3所示如下：

图3 查找表存储值产生原理图

由于调制符号速率达到了700Msps，使用2倍符号速率采样时，成型滤波后速率高达1.4Gsps，无法串行实现，因此采用并行映射和成行滤波结合的实现方案。星座映射时，每12比特映射成4个符号，即4个I、Q电平组合，取值范围均为+3、+1、-1、-3。I路和Q路分别送入相同的成形滤波器进行滤波。

滤波器输入为4个符号，因此要在一个时钟周期内计算出4个符号的滤波结果，实现原理如图4所示，u1为移位寄存器，u2为锁存器，u2输出的低17位数据形成地址A1送入子滤波器1进行成型滤波，u2的1～17位数据形成地址A2送入子滤波器2，u2的2～18位数据据形成地址A3送入子滤波器3、u2的3～19位数据形成地址A4送入子滤波器4，4个子滤波器完全相同且每个滤波器读取速率为175Msps，从而降低了对时序的要求。

图4 并行滤波实现框图

由于滤波前内插值为0，将上述子滤波器进一步分解，系数分为2相，第一相为h(0)、h(2)、h(4)、h(6)、h(8)、h(10)、h(12)、h(14)、h(16)、h(18)、h(20)、h(22)、h(24)、h(26)、h(28)、h(30)、h(32)；第二相为h(1)、h(3)、h(5)、h(7)、h(9)、h(11)、h(13)、h(15)、h(17)、h(19)、h(21)、h(23)、h(25)、h(27)、h(29)、h(31)，查找表中存储+3、+1、-1、-3与相应系数相乘后的结果，量化时已考虑累加结果不会溢出，不会超出DAC的量化范围。滤波后的输出分别为17位数据与第一相对应系数查找表后累加结果、后16位数据与第二项对应系数查找表后累加结果。

3 测试试验与结果分析

3.1 性能测试

为对上述2倍符号速率采样成形滤波效果进行测量及验证，构建测量系统如图5所示，基带处理电路中包含FPGA及两片DAC，用于产生经过DAC转换后的I、Q两路基带信号。采用8PSK调制方式，传输速率为2.1Gbps，成形滤波选用2倍采样的根升余弦滤波器，滚降因子为0.5。调制单元完成将基带处理电路产生的I、Q两路波形调制到所需的载波频率上。通过示波器和频谱仪观测信号质量，示波器端设置符号速率为700Msps,匹配滤波器为根升余弦滚降特性滤波性，滚降因子与发送端一致为0.5。测试的主要技术指标要求为EVM≤15%、幅度不平衡≤1dB、相位不平衡≤4°。

图5 成形滤波测量系统

通过示波器测得解调后星座图如图6所示，从图中可以看出，解调后的EVM为10.30%，动态幅度不平衡0.095dB，相位不平衡2.034°。频谱主瓣带宽与预期的1050 MHz一致。基于2倍采样的成形滤波应用在8PSK调制中性能指标满足星载高速调制器使用需求。

(a)星座图 (b)频谱图

3.2 实现资源及测试性能对比

由于3倍采样已广泛应用于目前星载高速调制器中，为对2倍采样成形滤波效果进一步评估，对二者从实现资源及测试性能两方面进行对比分析。

2倍和3倍采样成形滤波器在FPGA内综合后占用资源情况如表1所示，从表中可以看出，2倍采样所使用查找表(LUT)约为3倍采样的0.56倍，触发器(FF)约为3倍采样的0.49倍，主要资源明显小于3倍采样。

表1 2倍和3倍采样使用FPGA资源对比

在同一硬件环境下进行了3倍采样的比对测试。3倍采样时频谱图和星座图比较如图7所示。2倍和3倍采样性能比对如表2所示：

(a)星座图 (b)频谱图

表2 2倍和3倍采样性能对比

从表中可以看出2倍采样时EVM和幅相不平衡指标稍差于3倍采样，其中EVM与3倍采样相比，变大约1.24%，但变化幅度不明显。频谱方面，与3倍采样相比，2倍采样时出现时钟泄露和旁瓣，但射频通道带通滤波器可有效滤除其带来的影响，因此不会影响其在数传系统中的使用。

4 结论

文章针对星载高速调制器数字成形滤波器采样倍数选择问题，设计和实现基于2倍符号速率采样的高速并行成形滤波器并应用于8PSK调制器中，占用FPGA资源明显小于3倍采样，主要性能指标满足工程应用需求，EVM达到10.3%。虽稍差于3倍采样，但DAC采样频率降低了1/3，减小了FPGA与DAC之间传输数据速率，提升了传输效率，为后续星载高速调制器研制提供了指导和参考，在高速率传输时具有广阔的应用前景。