一种高性能的低压CMOS带隙基准电压源的设计

安胜彪，侯 洁，魏月婷，陈书旺，文环明

（河北科技大学信息科学与工程学院，河北石家庄 050018）

一种高性能的低压CMOS带隙基准电压源的设计

安胜彪，侯 洁，魏月婷，陈书旺，文环明

（河北科技大学信息科学与工程学院，河北石家庄 050018）

提出一种新型的芯片内基准电压源的设计方案，基准电压源是当代数模混合集成电路以及射频集成电路中极为重要的组成部分。为满足大规模低压CMOS集成电路中高精度比较器、数模转换器、高灵敏RF等电路对基准电压源的苛刻需要，芯片内部基准电压源大部分采用基准带隙电压源。研究并设计了一种低功耗、超低温度系数和较高的电源抑制比的高性能低压CMOS带隙基准电压源。其综合了一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术。该电路采用台积电（TSMC）0.18μm工艺，并利用Specture进行仿真，仿真结果表明了该设计方案的合理性以及可行性，适用于在低电压下电源抑制比较高的低功耗领域应用。

带隙；基准电压源；低温度系数；高电源电压抑制比

集成电路技术和半导体工艺发展至今，特别是在深亚微米和超深亚微米CMOS技术的支持下，在数据接收系统、数模转换器、电压控制器、各种芯片的驱动以及各种测量设备中的基准带隙电压源应用都非常广泛。基准带隙电压源电路是集成电路中一个非常重要的单元模块，其电源抑制比、温度系数和输出电压的稳定性以及功耗都直接影响了芯片甚至整个系统的性能，整个系统的优劣往往由基准电压源的性能和精度决定。伴随着集成电路的迅速发展，各种芯片的供电电压越来越低，目前1.8 V及以下的电压已被广泛应用。因此，供电电压低、性能高、可靠度高的CMOS基准电压源已成为集成电路设计者们追逐的焦点。

1 国内外发展状况与趋势

国内外对CMOS工艺的基准电压源做了大量的研究，笔者主要从以下方面进行介绍。

1）SOC（system on chip）的主流工艺是CMOS技术，数字电路的工作电压正在不断降低，即使是集成在同一块芯片上的模拟电路也要求降低工作电压。一般的基准电压源至少工作在1.2 V以上［1］。本设计基准电压源可以工作在1 V左右。

2）在混合的集成电路的设计中，数字电路噪声会对模拟电路造成一定的影响。所以，基准电压源应该在较宽的范围内才能提高电源抑制比。文中采用的差分结构能显著改善电源电压抑制比（PSRR），类似的改进电路在1 MHz下的PSRR为49 d B，本设计的PSRR在500 k Hz下为90 d B左右。

2 高性能的低压CMOS带隙基准电压源分析

2.1 基准带隙电压源的原理

图1 基准带隙电压源的基本原理Fig.1 Basic principle of the bandgap voltage reference

由于电源电压VDD对VBE的影响非常小，所以，基准带隙与电源电压的变化几乎没有关系。选择合适的值便可得到零温度系数，使输出电压与温度无关［3］。由此可以看出，选择合适的K值在电路设计中也是非常重要的。

2.2 高性能的低压CMOS基准带隙电压源电路结构及分析

此设计的CMOS基准带隙电压源的电路图如图2所示。

该电路由快速自启动电路、基准偏置电路、两级差分输入放大器电路组成。由于带隙基准电压源的电压偏执电路存在2个平衡点（零点和正常工作点）［4］，为了以最快的速度使电路摆脱零点，于是在电路设计中增加了快速自启动电路，目的就是为了使基准电压源工作在零点上，从而在很大程度上缩短了电路达到稳定状态的时间。电路快速自启动由晶体管MP1，MN1，MN2以及电容C0组成。当电路供电时，电流迅速通过MP1对电容值为0.01μF的电容C0充电。充电过程会使MN2管的栅极电压上升，导致MN2管导通，使偏置电路迅速摆脱零工作点。

电路设计过程中，提出了一种设计新颖的电压偏置电路，如图3所示。为了使得到的偏置电压尽可能受温度影响小些，温度补偿电路可以抵消温度的影响。在电路设计过程中Q1和Q0的面积比n＝3，电阻R0＝2.85 kΩ，具有温度补偿的偏置电路输出的偏置电压受温度的影响较小。

运算放大器电路和基准电压产生电路是此次电路设计中的核心部分，如图4所示。运算放大器电路采用标准二级运算放大器，第1级采用PMOS管差分输入，第2级采用电流源负载共源级输出。第1级放大是由MP9和MP102个PMOS作为驱动管，MP9和MP10作为有源负载，MP8与MP11，MP17构成电流镜结构。第2级放大是共源放大器，由MP17和MP11构成，其中MN11作为驱动管，而MP17是MN11的有源负载，

基准带隙电压源是一种基本上不依赖于温度和电源的基准电压源，其工作的基本原理如图1所示。同时MP17也起到镜像电流的作用。第2级放大器能将第1级差分放大器的单端输出信号进行再放大，从而得到较高的电压增益。本设计放大器工作在低压条件下，所以采用了PMOS管作为差分输入级，这样既可以降低输入共模电平，也可以使运算放大器的共模输入范围从零开始。如果采用NMOS管输入的运算放大器，当温度很低时，反馈过来的共模电平可能会因为过低而不能使运算放大器正常工作。此外，在电路设计过程中，运算放大器还采用RC补偿网络来获得足够的相位裕度。在基准电压产生电路部分，为了使Q2和Q32条支路的电流一致，因此将R4＝R5。但是，由于R4，R5的电阻值较大，考虑到在版图设计过程中占用面积较大，所以增加了电阻R3。这样不仅可以实现2条支路上电流的匹配，还能减小版图所占用的面积。

2.3 电路中电阻及电容参数的设定

在电路中为了获取足够的相位裕度和频率补偿，设计过程中在运算放大器输出端的MN11管处添加了RC补偿网络。取C1＝0.3 p F，R1＝2 kΩ。为了得到输出较稳定的基准电压，基准电压源采用了更为巧妙的电路设计，如图2中基准电压产生电路所示。由于A点的电压和B点的电压基本相等，都等于VEB3，加上电流流经R4上产生的电压，即可保证产生基准电压Vref。如果在Q3所在的支路不加电阻R6，通过仿真发现Q2和Q32条支路的电流很难精确相等。经分析，由于A和B节点的电压基本相等，在Q2支路上存在R5的分压，2条支路电流不能精确相等［5］。为此，在Q3的支路上加了电阻R6，并且R6＝R4，这样就保证了2条支路电流的精确相等。

为了确定电路中所加电阻的阻值，设流经Q2，Q3的电流都为I，则有

通过对单个PNP晶体管测试，初步确定n＝8，利用式（7），经过反复仿真最终确定R4＝12 kΩ，R5＝2.6 kΩ。由以上分析可知，为了使2条支路的电流尽可能精确相等，所以在MP8支路上加了R6，即R6＝R4＝12 kΩ。这样既保证了2条支路在电阻方面的平衡，又使两边的电流尽可能完全相等。

3 仿真与测试结果分析

1）直流仿真结果（见图5）

由图5可知，通过HSPICE的仿真，当电源电压大于1.75 V时，该电路的输出电压为Vref＝（1.213 2±0.001 5）V。从图5中的仿真波形可以得出，当电源电压在1.80 V时，该基准电压源即可达到稳定的输出电压。

2）温度系数及仿真结果的分析（见图6）

由图6可见该基准带隙电压源随温度的变化范围非常小，当温度为－55～125℃时，输出电压变化低于0.004 V。由此可以看出该基准电源模块的温度系数较小，即电路中晶体管VBE和V T的匹配比较高。但在实际电路中，零温度系数是不存在的，只有把各方因素都考虑在内，才能在实际电路中获得温度系数比较低的基准电压源。

通过上述仿真结果得到温度系数，由图6可知，Vref＝（1.213 2±0.001 5）V，－55～125℃时，基准带隙电压源的温度系数为

3）电源抑制比（见图7）

由图7（图中f表示频率）可知，电源抑制比为86 dB，基本上达到了电路预先设计的要求。

4 结 论

此次结合一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术，设计出了一种适用于在低电压下、电源抑制比较高、低功耗领域应用的高性能低压CMOS基准带隙电压源。该电路应用的是台积电（TSMC）0.18μm 工艺，通过Specture仿真结果表明，该电路在－55～125℃时，输出基准电压为（1.213 2±0.001 5）V；25 ℃，1.8 V电压下功耗为19μW；温度系数为6.87×10－6／℃，电源抑制比为86 d B，可以在各个低压领域中广泛应用。

图7 电源抑制比仿真结果图Fig.7 Simulation of PSRR

［1］李永红.电源芯片中CMOS带隙基准源与微调的设计与实现［D］.成都：电子科技大学，2005.

［2］贾有平，杨 兵.一种高性能CMOS带隙基准电压源设计［A］.2009通信理论与技术新发展——第十四届全国青年通信学术会议论文集［C］.北京：电子工业出版社，2009.149-153.

［3］毕查德·拉扎维.模拟CMOS集成电路设计［M］.陈贵灿译.西安：西安交通大学出版社，2003.

［4］LEE Y J，KIM Y B，WILSCH H，et al.A CMOS sub-bandgap reference circuit with 1 V power supply voltage［J］.IEEE Journal of Solid-State Circuits，2004，39 （1）：252-255.

［5］ZHAO Fang-lan，FENG Quan-yuan，GONG Kun-lin.An undervoltage lockout of hysteretic threshold of zero temperature coefficients［J］.APMC，2005（2）：4-7.

Design of high performance voltage source with low voltage CMOS bandgap

AN Sheng-biao，HOU Jie，WEI Yue-ting，CHEN Shu-wang，WEN Huan-ming
（College of Information Science and Engineering，Hebei University of Science and Technology，Shijiazhuang Hebei 050018，China）

This article proposed a new design of a chip benchmark power sourse，which is a very important component of mixed signal IC and RF integrated circuit.To meet the requirement of low voltage and large-scale integrated CMOS circuit of highprecision，the use of reference source is rigors for A／D and D／A converter，high sensitive RF circuits and so on.Most parts of the benchmark source employ benchmark bandgap voltage source on chip，so a low power consumption，low temperature coefficient and high performance low pressure CMOS bandgap benchmark voltage source with higher PSRR is designed.It uses one level temperature compensation，current feedback technology，offset circuit temperature compensation technology and RC phase margin compensation technology.This circuit adopts the 0.18 um process of TSMC，and uses the Specture to simulate.The simulation result verifies the feasibility and rationality of the design.The circuit can be uesd for low voltage and low power consumption with higher PSRR.

bandgap；voltage reference；low temperature coefficient；PSRR

TN45

A

1008-1542（2012）04-0325-05

2011-11-08；责任编辑：陈书欣

河北省教育厅高等学校科学研究计划项目（Z2011230）；河北科技大学理工学院教育教学改革研究项目（2010Z01）

安胜彪（1978-），男，河北唐山人，讲师，硕士，主要从事电路与系统方面的研究。